Jun Station 준스테이션
기초 개념 본문
- Blocking 과 non-blocking 차이
https://dreamsailor.tistory.com/7
[Verilog 문법] Blocking & Non Blocking에 대해 알아보자
지난 포스팅에서 wire와 reg의 올바른 사용에 대해서 살펴보았다. 해당 개념을 설명하면서, 자연스럽게 연속적 할당(continuous assignment)과 절차적 할당(procedural assignment)에 대해서 언급했었다. Verilog
dreamsailor.tistory.com
- Compile, Elaboration, Simulation 이란
-
- Compile: Verilog HDL code 문법 검사, 그 뒤 해석(parse/analyze)하는 것
- Elaboration: 계층구조(design hierarchy) 구축, 신호들을 연결하고 초기값을 계산
- Simulation: 회로의 동작을 시뮬레이션한다
-
[Verilog] 새로 컴파일하지 않고 테스트 입력/조건을 바꾸는 방법
Donny | Design, Simulation, Verification, Verilog
donny.co.kr
- ㅇ
- ㅇ
- ㅇ
- ㅇ
- ㅇ
'Verilog' 카테고리의 다른 글
| # 의미 (delay 아님) (0) | 2023.12.27 |
|---|---|
| reset과 preset 차이 (0) | 2023.12.22 |
| Verilog 에서 default_nettype none 의미 (0) | 2023.12.22 |
| automatic 이란 (static 도 같이 보기) (0) | 2023.05.18 |
| Vim 말고 vscode로 verilog 짜보기 (0) | 2023.03.31 |
Comments